Actualización importante de tecnología esencial para la IA en hiperescala que mejora rendimiento, funcionalidad y refuerza la seguridad.
Las mejoras en el rendimiento y la seguridad son una prioridad en esta reciente actualización de CXL.
La especificación CXL 3.2 ha sido anunciada por el Consorcio CXL, introduciendo una serie de mejoras significativas para esta tecnología. Entre los principales avances que se destacan, se encuentran la optimización del monitoreo y manejo de dispositivos de memoria CXL, lo que beneficiará tanto a sistemas operativos como a aplicaciones.
Un aspecto crucial de esta actualización es el enfoque en la seguridad, incorporando el Protocolo de Seguridad Confiable (TSP). CXL es esencial en la interacción entre GPUs y CPUs con la memoria, facilitando la comunicación entre dispositivos y reduciendo latencias, lo que contribuye a un rendimiento más rápido y eficiente en el procesamiento de grandes volúmenes de datos.
Dado el auge de la inteligencia artificial generativa, la importancia de CXL ha crecido debido a las exigencias rápidas de procesamiento de datos. Esta nueva versión de la especificación profundiza en mejoras en el monitoreo y la gestión de dispositivos de memoria CXL. Se ha incluido una unidad de monitoreo de páginas calientes CXL (CHMU), diseñada específicamente para optimizar la jerarquía de memoria.
Adicionalmente, se ha anunciado la compatibilidad con el paso de mensajes de gestión PCIe (MMPT) y mejoras en el firmware en línea de CXL. Las actualizaciones de seguridad se centran en el TSP, que incluye nuevas características para el almacenamiento de metadatos, la expansión de la protección IDE y tests de cumplimiento mejorados para la interoperabilidad.
El consorcio también garantizó la compatibilidad total hacia atrás con especificaciones anteriores de CXL. Según Larrie Carr, presidente del Consorcio CXL, esta nueva especificación representa un avance significativo para el ecosistema CXL, enfocándose en mejoras en seguridad, cumplimiento y funcionalidad de los dispositivos de memoria CXL, mientras se promueve un interconector abierto y un ecosistema interoperable para soluciones de memoria y computación heterogéneas.
